Black Week: Spar op til 85% Spar op til 85% på et kæmpe udvalg af gode bøger
Udvidet returret til d. 31. januar 2025
Hjælp
Login
  1. Forside
  2. Bøger
  3. Business og læring
  4. Computer og IT
  5. Hierarchical Modeling for VLSI Circuit Testing

Hierarchical Modeling for VLSI Circuit Testing - John P. Hayes - Bog

af John P. Hayes, Debashis Bhattacharya

indgår i The Springer International Series in Engineering and Computer Science serien

Hierarchical Modeling for VLSI Circuit Testing af John P. Hayes
Bag om Hierarchical Modeling for VLSI Circuit Testing

To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel.

Vis mere
  • Sprog:
  • Engelsk
  • ISBN:
  • 9780792390589
  • Indbinding:
  • Hardback
  • Sideantal:
  • 160
  • Udgivet:
  • 31. december 1989
  • Udgave:
  • 1990
  • Størrelse:
  • 234x156x11 mm.
  • Vægt:
  • 940 g.
  • 8-11 hverdage.
  • 9. december 2024

Normalpris

  • BLACK WEEK

Medlemspris

Prøv i 30 dage for 45 kr.
Herefter fra 79 kr./md. Ingen binding.

Bag om John P. Hayes

Vis alle bøger af John P. Hayes

Beskrivelse af Hierarchical Modeling for VLSI Circuit Testing

To match this high-level circuit model, we introduce a high-level bus fault that, in effect, replaces a large number of SSL faults and allows them to be tested in parallel.

Brugerbedømmelser af Hierarchical Modeling for VLSI Circuit Testing



Andre købte også..
Find lignende bøger
Bogen Hierarchical Modeling for VLSI Circuit Testing findes i følgende kategorier:

Gør som tusindvis af andre bogelskere

Tilmeld dig nyhedsbrevet og få gode tilbud og inspiration til din næste læsning.